Latches SR (Set e Reset) NAND e NOR

O que são Latches

Latches são dispositivos de armazenamento temporário de 1 bit de informação.
São formados por circuitos com portas lógicas, onde a saída de uma porta é ligada na entrada de outra.
Assim, a saída sempre depende de valores de saídas anteriores. Ou seja, é baseado em estados anteriores.

O termo SR de Latch SR vem de Set e Reset, que são estados que serão explicados em breve.

Existem depois tipos de Latch SR.

1. Latch SR, formado por portas NOR

Fonte: http://en.wikipedia.org/wiki/Latch_(electronics)


2. Latch !SR, formados por portas NAND
Leia !SR como S e R BARRADOS!
Fonte: http://en.wikipedia.org/wiki/Latch_(electronics)
Esse tipo de dado é chamado de estado Baixo (active-LOW), pois a saída é HIGH quando
Vamos explicar o funcionamento de um Latch, usando o da figura acima, iniciando com entradas !S e !R em estado HIGH (ou 1).


Caso 1: Entradas HIGH e saída Q HIGH
!S=1
!R=1
Q=1

Como impomos Q=1, as entradas da porta NAND de baixo serão 1 e 1, então a saída será 0.
Logo, !Q=0

Quando Q=1, dizemos que o Latch está no estado SET.

Note que, quando !S e !R são 1, as saídas Q e !Q permanecem como estavam antes.


Caso 2: Entradas HIGH e LOW
Após setar (estado SET) o Latch, no caso passado, fazemos com que a entrada !R que antes era HIGH, receba um valor LOW por um certo período (tem que haver uma variação).

Isso fará com que a porta NAND de baixo tenha saída 1, e !Q seja HIGH: !Q = 1
Como !Q é entrada na porta NAND de cima, essa porta terá entradas 1 e 1, resultando em saída 0.
Logo Q=0.

Quando a saída é LOW (Q=0), dizemos que o estado do Latch é RESET.

Terminada essa variação, o valor de !R volta a ser HIGH, mas o Latch continua em reset.


Caso 3: Entradas LOW e HIGH
Agora vamos fazer com que !S (que antes era HIGH) receba um pulso e passe a ser LOW, temporariamente.

Essa mudança faz com que a saída da porta NAND de cima seja 1, assim: Q=1
Esse valor 1 é mandado para a porta de baixo, que terá entradas 1 e 1, resultando em saída 0: !Q=0

Como Q=1, o Latch está no estado SET.
Após o pulso, !S volta a ser HIGH.


Caso 4: Entradas LOW e LOW
Vamos agora colocar um valor LOW na entrada !S, após o caso passado.
Isso fará com que a saída da porta NAND de cima seja HIGH, ou seja, Q=1

Com Q=1, as entradas na porta NAND de baixo serão 1 e 0, resultando em saída LOW, ou !Q=1

Porém !Q (Q barrado) deve ser sempre o oposto de Q, mas nesse caso: Q=!Q=1
Dizemos que esse estado é inválido.
Ou seja, entradas LOW e LOW (0 e 0) são uma combinação restrita, ou inválida, no Latch tipo !SR.
Se você jogar valor LOW e LOW nas entradas !S e !R é impossível prever o que vai acontecer, pois isso força que as saídas Q e !Q sejam 1, ao mesmo tempo, como se houvesse uma disputa. E ficará 1 o sinal que chegar antes.
Blog Widget by LinkWithin